# ®日本国特許庁(JP)即特許出願公開②公開特許公報(A)平2-307145

審査請求 未請求 請求項の数 3 (全6頁)

63発明の名称 仮想計算機システム

②特 願 平1-128087 ②出 願 平1(1989)5月22日

@発 明 者 塩 川 鎮 雄 東京都千代田区内奉町1丁目1番6号 日本電信電話株式 金社内

⑦発 明 者 小 橋 喜 嗣 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

金社内

①出 顧 人 日本電信電話件式会社 東京都千代田区内幸町1丁目1番6号

②代 理 人 弁理士 簽 田 寛

アドレス変換を高速に処理する ことを特徴とする仮想計算機システム。 1. 発明の名称 (2) 請求項第(1)項記載の仮提計算績システムにお 仮想計算機システム 特定の優先処理をするOSを予め定め、はO 2. 特許請求の範囲 Sのエントリのみ前紀道羅メモリに選択して退 (1) 複数OSを主メモリ上に搭載し、各OSに達 凝し、固復する手段 別子を付け、CPU内に保持するアドレス産権 *たおする* バッファ内の各エントリに該盟期子を保持して ことを特徴とする仮想計算機システム。 アドレス変換を行う方式をとる仮想計算機シス (2) 請求項第(1)項または第(3)項記載の仮想計算機 テムにおいて. システムにおいて. アドレス変揚パッファの内容を一時的に汲存 アドレス変換情報の連絡の短機を しておく機構を有すると共に、 アドレス変換バッファの覆き換えアルゴリズ OS切り替え時にその前まで歩行していたO ムに基づき、他OS走行により優先OSのエン S走行により登録したエントリを退避メモリに トリが追い出される際に該アドレス情報をアド 汲ませるエのト レス変換パッファから退避メモリに格納する手 再度該OSにディスパッチされる時に退避し ていた該OSのアドレス変換情報を退避メモリ 再度抜優先OSにディスパッチされる際に抜 からアドレス変換バッファに移す手段と 優先OSのエントリを選択し、まとめてアドレ を有し、 ス変換パッファに移す手段と

## 特開手2-307145 (2)

#### . . . .

ことを特徴とする仮想計算機システム。

### 発明の詳細な説明 (産業上の利用分野)

本発明は、仮想計算機システム、特に、OSを 切り替えることによりアドレス変換が、ファ上の 情報が迫い出されることによる性能係下をおさえ ための予段を有する仮想計算機システムに関す るものである。

#### (従来の技術)

#### (発明が解決しようとする課題)

しかし、2の数争方式においても、アドレスを 地行サファの容量が実現であるため。1つの03 地行時に高えておいたアドレス実施ペッファレの 情報は、05が人れ替わり、他05が走行することにより、アドレス実施ペッファか連い場合れ び走行する時には、アドレス実施ペッファには、 政府登出していた精御は既ななく、別度アドレス 実施プロセスを行うことになる。アドレス実施ペ マファから途い出されてしまり様常は、仮数対策 種の多重度(走行する05の数)を多くすればす を経、気でなり、1つの05から見た情報年が

上記問題を解決するためには、のアドレス変換 バッファの容量を増やす方法、の様アドレス変換 バッファの全エントリを平均的に効率よく使う方 、、のOSに便先順位をつけ、便先環位の高いO Sのエントリの高い的しを行わない、または、追 と変換プロセスでほた実アドレス等の情報とをC PU内パッファに保持し、第7ドレス変換ペッフ ァに必要解析が在でする場合なに、その情報を使 用し、数アドレス変換ペッファに存在しない時の カアドレス変換プロセスを行い対応する実アドレ スを得るが放をとる。

しかし、このままの構成で、仮想計算機として 使用する場合とは、OSを切り替える様に入 気機パッファ上の全性報をジアレビ、新しく ディスパッチを取たOSのアドレス実情パッファ として他する必要がある。この方式では、OS切 り替えの確実登したエンドリを消去することに なり性微影下が大さい。

これを改善する方法として、アドレス変換パッファの本エントリにの3歳間子を登録する方式か あまされている。この場合、複数03で同一論理 アドレスを使用していても03歳別子で顕新がつ (ため論理予理を招こすことがなく、アドレス変 換パッファのタリアを行う姿勢がく、性質様下 を物えることがきる。

のの方法は、ハーアタュア基制や6基制度、 通波な構築率はよりためられるものであり、通常 は、設定一杯販量されるものである。 なの方法は 例えば 256エントリとか 512エントリモ、キエン トリ平均的に使い、ある使用効本をくてするため ったはで関するものであり、アドンス量がインテ を設するものであり、アドレスをした。 か、アドレスをヘッシュ回路を通じ工会引するか、 がある場の方法が使されている。しかし、この 方法も、例えば、ハッシュ回路に、の5歳別等の を入力させたりするため、特定の05を実施とす ものではなく、全03を平均的にある日は再述と さるというが定めり、アドレス製作ペッフィの

## 特周平2-307145 (3)

容量に関度がある場合、高速化の程度には関度が ある。の。のの方式は、この関度の最適でさらに、 形定 0 3の かま述た結構する方法を追求したもの である。即今高速性性質能にかいては、各種の使い 方がある、かり高速性性質能にかいては、各種の使い 方がある、かり高速性性変更としないディグと して使う場合。 古い 0 3 と前 0 5 との移行にする も場合。 0 5 のオンライソテーセスが ら到 0 3 でパッナ処理を行う場合、または、到 0 3 では、到 プログラムのデバグを行う場合などが 来るられる。

これらの場合、特定 O S の A 再選に処理し、デ バグ等に使用している O S は、多少性能を様性に してもよいという使い方が要望される場合が多い。 この要型に応えるためには、0、 G の 万地で高 遅起理を実現する必要がある。

## (調器を解決するための手段) 本発明は前記②の方法による高速化を図った板 想計算機システムを提供している。即5、退離メ モリを用意しておくと共に特定の優先〇 5 走行に

ある。第5団は、従来のアドレス変換パッフェの

構成を示す。以下、図に従って説明する。 先ず第5回において、10、20はアドレス変 機パッファのアドレス変換情報保持メモリ、 30 はアドレスデコーダ、 40 はアドレス変換パップ ァのメモリ 10 , 20の内の該当するエントリに関 する置き換え情報を保持するメモリである。 11, 21 はアドレス変換パッファのメモリ 10 、 20 への格納情報保持レジスタ、 15 、 25 はアドレ ス変換パッファのメモリ 10 。 20 から読み出し たアドレス変換情報の出力情報保持レジスタであ る。アドレス変換パッファアクセスアドレスをデ コーグ 30 でデコードし、アドレス宏機パッファ のメモリ 10 、 20 から各々該当するエントリモ 読み出す。該当するエントリには各々OSの識別 子 (12、92) と独当するアドレス情報 (16、96) とが保持されている。レジスタ 15 , 25に読み出 された抜当エントリは、現在動作中のOSの識別 子を保持するレジスタ 29 の出力とアドレス変換

バッフェから読み出された情報の中のOS識別子

対して高速処理を行わせるようにしている。

#### (作用)

網数度現本的によれば、タイスパッチ枠のおし 地行物の情報は、アドレス開始の自然に関しては、 ペイマンン枠の情能と等しい程度が明られるより、 メリーン枠の情能と等しい程度が明られるより、 の 5 切り替え時に必要な処理と上呼に処理すること とにより、特別のロスとしての影響を最小限にすることにより、特別のロスとしての影響を最小限にす

#### (実施例)

以下、本発明の一実施例を関策により詳細に表明する。

第1回は、本発明の基本概念を示す。第2回は、 返避メモリを使用した場合の概要構成図である。 第3回は、第2回で示した適用例の動作タイムナ ートを示したものである。第4回は、本発明の アドレス精解結構団務の一実験例を示したもので

を使件するレジスタ (13, 23) とが比較質 14, 24 で比較され、一度体予が延迟回路 18, 28 に近られ、一見した方のアドレス情報がレジスタ 19 に扱み出される。レジスタ 19 の出力は、近 号線 31 から入力される協理アドレスに対立する この従業所は、被果マンシを 信息計算機として使用することを確認くの 5級別 子をあエンドリに向けすることを確認くの 5級別 子をあエンドリに向けすることを確認く 15 供表例では、 特定の 0.3 を使力する関係になっていない。 アドレス表側ペッファから及ると、全 0.5 が対すに向われる様々である。

第二回社、第5回を創業に、本発列の豊か舎。 使べっファ末間最全数を指している。1001近週 メモリてあり、本発明のための回路であり、回路 を載1からの単常で上的に選担し、必要な契載 に同び開席全盤1に戻してやることにより、アド レス実施による能量化する。(特に母先の3に限 り、) 即止しるとするものである。

## # 图 ₹2-307145 (4)

第2回は退避メモリを使用した場合の機要構成 図を示す。ここで示す仮想計算機の例は、OSを 切り替える毎にそれまで走行していたOSの情報 が設定されているレジスクの内容を、OS切り替 えの都度、主メモリに吐き出して情報の退避を行 い、新しく走るOSまたは仮想計算機モニタが使 用する情報を特定域から実レジスタにロードする ことにより、新OS走行環境を禁える方式をとっ ているものとする。5は汎用レジスタ等のプログ らムが作用するレジスタ、6は封鎖レジスタ等の マシンの状態を設定するレジスタ、7は主メモリ、 51 、 52 はレジスタ 5 を退避格納するためのレ ジスタ退避域であり、 51 はゲストOS用退避域。 52 はホストOS用退避城である。第2 図(4)は、 ゲストの走行が、耐込み等を契頼に終了し、ホス トの走行に移る場合の動作を示している。 第2回 心は、ホストからゲストに制御移行する場合の動 作を示している。第2回回では、レジスクの内容 の退避・回復と並行して、困路全般1のアドレス **参通パッファの内容が退避メモリ 100に退避格納** 

され、第2回時では、レンスタの内容の選定・機 もと近行して、温度とキリ 100から同語を集1 フドレス変版パッファにアドレス機能を削減する。 この他作は、第3回で示すように、ゲストからよ ストへの移行時もまえりからゲストへの移行時も レンスタ温度機能を必要されるからからである。 バ、実行上はそれ日本が性度低下に影響する部分 だかなく、例え、レンスタの温度 に回ばなりなり、 と回復が発見、アドレス神に譲渡し、システは連 と回復があり、接近が、かったとした。その時 間の多くが、ホストとゲストとの切り替えの特に 必要が処理と当時かが可能であり、その形 配質と自じませない。

第4回は、本発明のフドレス等程格制面路に関 する一実接例である。ここで 100事者で来す機能 が耐たに付加した機能であり、それを中心に説明 する。 101は、便先OS走行に関係する切り替え か否かを刺解して、関係する切り替えであれば、

アドレス要徴パッファの内容を退避メモリに移す 動作を起動し、再び優先OSが割当てられ走行す る短腕であれば、退避メモリ郎 104からのロード を指示する製御プロックである。 102は制御プロ ック 101の指示によりアドレス変換パッファから の終み出しデータを後昇譲りに出力するか退避メ モリ 100に出力するかを選択する回路である。 103はアドレス変換パッファからのアドレス情報 を保持するレジスタ、 104は該情報を保持する退 避メモリ部、 105は退避メモリ部 104からのアド レス情報を保持するレジスタ、 106は制御プロッ ク 101からの指示によりアドレス変換パッファの メモリ10、 20 内のエントリからしエントリずつ 読み出し、または書き込みエントリを指示する制 誰ブロックである。 108はエントリ番号指示レジ スタ 107からのエントリ指定債糧のデコーダ、 110は退避メモリ部 104からの吐き出し情報をア ドレス変換パッファのメモリ 10 、 20 に指納す るに当り、従来の入力るとの選択を、制御ブロッ ク 101からの指示により選択する選択困路である。 この間で示すように、制御プロック 101が優先 0 Sであることを認識した時点ですドレス要素ペッ ファのメモリ 10 20 の内容を退避メモリ部 104に収避したり、急速退避メモリ部 104からア ドレス実施ペッファのメモリ 10 20 に情報を 便したりする関格構成を示すものである。

上記級明で、アドレス実施パッファのノモリ 10、 20 は高速のメモリで構成され、選択 3 第 184は、アドレス実践パッファのノモリ 10、 20 に使用されるメモリより高楽様なメモリを使 い、多少スモリスピードがアドレス実施パッファ のメモリ10、 20 に比べ這くても実验が年を げて実際できる。

本実施例では、優先OS走行の場合のみ退避メ セリ部 104~の退避回位を行う何を述べたが退避 メモリ部 104が大容量になった場合、複数OSに 対して、または、全OSに対して退避・間違を行 うとができる。この場合も、本発明で述べた範 関わら逸散するものではない。

また、特許請求の範囲で述べた、優先OSの初

## 持周平2-307145 (5)

当てられたエントリを該OS走行中に、その態度 1 エントリずつ混避メモリ部 104に退避する方式 も実現でき、退避メモリ部 104がアドレス変換バ ッファのメモリ 10 , 20 と同等の性能の場合。 性能低下を最小限に抑えた形で実現できる。

#### (登明の効果)

以上説明したように、本発明によれば、仮想計 算機において、優先OSを予め定め、優先OSが 切り替えられる時、アドレス変換バッファ上の個 報を混避することができる。例えば、OSが切り 替えられる間隔を 10 ミリ秒とし、アドレス変換 バッファの入れ替えに 500エントリを退避する時 間が 10 マイクロ砂であったとしても、そのオー バヘッドは 0.01 %となり、性能低下分は無視で \$ 6.

#### 4. 突面の簡単な疑明

第1回は本発明の基本概念を説明する間である。 第2回は退避メモリを使用した場合の概要構成

#### 図である。

第3回は第2回で示した適用側の動作タイムチ +-トを示したものである。 第4図は本発明のアドレス債軽拮納回路の一実

施例を示したものである。 第5回は従来のアドレス変換バッファの構成を 示したものである。

1…アドレス変換バッファ茶回路全般。

5 …汎用レジスタ等。 6 … 新迦レジスタ等。 7 ... + 1 + 5 .

10.20…アドレス変換パッファのアドレス変換 情報保持(平り、

11. 21…格納情報保持レジスタ.

12, 22, 13, 23… 0 S 識別子 (またはそれを保 持するレジスク)、

14. 24…比較器.

15, 25…出力情報保持レジスタ。

16, 26, 17, 27…アドレス債報(またはその保 (持轄)。

## 18. 28…選択回路.

19…実アドレス保持レジスタ。

29…現在走行中のOSの躊躇子程はレジスク、

30…アドレスデコーダ。

40…アドレス変換情報保持メモリ。

51. 52 -- レジスク選挙域.

100 …遊避メモリ。

101 …制御プロック.

102. 110…選択回路.

103, 105…アドレス情報保持レジスタ。


104 …混雑メモリ部。

107 …エントリ委号指示レジスタ、

106 …制御プロック。 108 …デコーダ.

109 -- + 1 インクリメンタ。

特許出職人 日本電信電話株式会社



## 特閣平2-307145 (6)

